91免费高清无砖码区,精品国产乱码久久久久久密蜜臀,黄网免费在线观看蜜臀av,青青草原在线精品观看

數(shù)字電子技術(shù)是電氣信息類專業(yè)的基礎(chǔ)課程，本書內(nèi)容覆蓋了數(shù)字電子技術(shù)的全部基礎(chǔ)內(nèi)容。全書分為11章，分別介紹了數(shù)字電路的基礎(chǔ)知識(shí)、組合邏輯電路、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、數(shù)/模轉(zhuǎn)換器與模/數(shù)轉(zhuǎn)換器、脈沖波形的產(chǎn)生與變換和可編程邏輯器件等內(nèi)容。

本書的最后兩章對(duì)VHDL語言基礎(chǔ)和EWB軟件進(jìn)行了詳細(xì)的介紹，使讀者能夠獲取數(shù)字電路方面的知識(shí)。

本書適合作為高等院校計(jì)算機(jī)及電氣信息類專業(yè)本科生教材，同時(shí)也可為從事電子工程的工程師和參加各類電子制作競(jìng)賽的學(xué)生提供有益的參考資料。^[1]

第1章數(shù)字邏輯基礎(chǔ)1

1.1數(shù)字技術(shù)1

1.1.1數(shù)字技術(shù)的發(fā)展概況1

1.1.2數(shù)字信號(hào)與數(shù)字電路2

1.2數(shù)制與碼制2

1.2.1數(shù)制3

1.2.2碼制6

1.2.3算術(shù)運(yùn)算和邏輯運(yùn)算7

1.3邏輯代數(shù)及其基本邏輯運(yùn)算9

1.3.1基本邏輯運(yùn)算10

1.3.2其他常用復(fù)合邏輯運(yùn)算12

1.4邏輯函數(shù)及其表示方法14

1.4.1邏輯函數(shù)的建立14

1.4.2邏輯函數(shù)的表示方法及其相互轉(zhuǎn)換15

1.5邏輯代數(shù)的基本公式和常用公式16

1.5.1邏輯代數(shù)的基本公式16

1.5.2邏輯代數(shù)的常用公式17

1.6邏輯代數(shù)的基本定理18

1.6.1代入定理18

1.6.2對(duì)偶定理18

1.6.3反演定理18

1.7邏輯函數(shù)的變換與公式化簡(jiǎn)法19

1.7.1邏輯函數(shù)表達(dá)式的變換19

1.7.2邏輯函數(shù)的公式化簡(jiǎn)法19

1.8邏輯函數(shù)的卡諾圖21

1.8.1邏輯函數(shù)的標(biāo)準(zhǔn)形式——最小項(xiàng)21

1.8.2邏輯函數(shù)的卡諾圖表示法22

1.8.3邏輯函數(shù)的卡諾圖化簡(jiǎn)法24

1.9含無關(guān)項(xiàng)的邏輯函數(shù)及其卡諾圖化簡(jiǎn)27

小結(jié)28

思考與練習(xí)28

第2章門電路32

2.1門電路概述32

2.2半導(dǎo)體二極管和晶體管的開關(guān)特性33

2.2.1二極管的開關(guān)特性33

2.2.2晶體管的開關(guān)特性34

2.3的與、或、非門電路37

2.3.1二極管與門和或門電路37

2.3.2晶體管非門電路39

2.3.3 DTL與非門電路39

2.4TTL門電路40

2.4.1TTL 與非門的電路結(jié)構(gòu)和工作原理41

2.4.2TTL與非門的電壓傳輸特性及抗力43

2.4.3TTL與非門的帶負(fù)載能力45

2.4.4TTL與非門舉例——740047

目錄數(shù)字電路與邏輯設(shè)計(jì)基礎(chǔ)2.5其他類型的雙極型數(shù)字集成電路48

2.6TTL集成邏輯門電路系列簡(jiǎn)介52

2.7CMOS門電路54

2.7.1NMOS門電路54

2.7.2CMOS非門55

2.8其他類型的CMOS 門電路56

2.9CMOS邏輯門電路的系列及主要參數(shù)62

2.10TTL電路與CMOS電路的接口63

小結(jié)65

思考與練習(xí)65

第3章組合邏輯電路72

3.1組合邏輯電路概述72

3.2組合邏輯電路的分析方法和設(shè)計(jì)方法73

3.2.1組合邏輯電路的分析方法73

3.2.2組合邏輯電路的設(shè)計(jì)方法74

3.3常用組合邏輯功能器件76

3.3.1編碼器76

3.3.2譯碼器80

3.3.3數(shù)據(jù)選擇器88

3.3.4數(shù)值比較器91

3.3.5加法器94

3.4組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)98

3.4.1競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象及產(chǎn)生的原因98

3.4.2冒險(xiǎn)現(xiàn)象的識(shí)別99

3.4.3競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象消除的方法101

小結(jié)102

思考與練習(xí)102

第4章觸發(fā)器106

4.1觸發(fā)器概述106

4.1.1觸發(fā)器的分類106

4.1.2觸發(fā)器邏輯功能的描述107

4.2RS觸發(fā)器107

4.2.1基本RS觸發(fā)器107

4.2.2同步RS觸發(fā)器109

4.3TTL時(shí)鐘觸發(fā)器111

4.3.1主從RS觸發(fā)器111

4.3.2主從JK觸發(fā)器113

4.4邊沿觸發(fā)器115

4.4.1維持?阻塞結(jié)構(gòu)邊沿觸發(fā)器116

4.4.2利用傳輸延遲時(shí)間的邊沿觸發(fā)器118

4.4.3CMOS主從結(jié)構(gòu)的邊沿觸發(fā)器119

4.5觸發(fā)器的主要參數(shù)120

4.5.1同步RS觸發(fā)器的動(dòng)態(tài)參數(shù)120

4.5.2主從觸發(fā)器的動(dòng)態(tài)參數(shù)121

4.5.3邊沿觸發(fā)器的動(dòng)態(tài)參數(shù)122

4.6不同類型觸發(fā)器之間的轉(zhuǎn)換123

小結(jié)124

思考與練習(xí)125

第5章時(shí)序邏輯電路128

5.1時(shí)序邏輯電路及其分類128

5.1.1時(shí)序邏輯電路概述128

5.1.2時(shí)序邏輯電路的分類129

5.2時(shí)序邏輯電路的分析方法129

5.2.1時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖和時(shí)序圖129

5.2.2同步時(shí)序邏輯電路的分析方法130

5.2.3異步時(shí)序邏輯電路的分析舉例135

5.3時(shí)序邏輯電路的設(shè)計(jì)方法136

5.3.1同步時(shí)序邏輯電路的設(shè)計(jì)方法136

5.3.2異步時(shí)序邏輯電路的設(shè)計(jì)方法140

5.4常用時(shí)序邏輯功能器件141

5.4.1寄存器和移位寄存器141

5.4.2計(jì)數(shù)器144

小結(jié)156

思考與練習(xí)156

第6章半導(dǎo)體存儲(chǔ)器160

6.1存儲(chǔ)器概述160

6.2只讀存儲(chǔ)器160

6.2.1掩膜只讀存儲(chǔ)器161

6.2.2可編程只讀存儲(chǔ)器162

6.2.3可擦除可編程只讀存儲(chǔ)器162

6.3隨機(jī)存取存儲(chǔ)器 163

6.3.1RAM基本結(jié)構(gòu)163

6.3.2靜態(tài)RAM164

6.3.3動(dòng)態(tài)隨機(jī)存儲(chǔ)器 165

6.4存儲(chǔ)器容量的擴(kuò)展167

6.4.1位擴(kuò)展167

6.4.2字?jǐn)U展167

小結(jié)168

思考與練習(xí)168

第7章數(shù)/模轉(zhuǎn)換器與模/數(shù)轉(zhuǎn)換器170

7.1D/A轉(zhuǎn)換器170

7.1.1倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器170

7.1.2權(quán)電流型D/A轉(zhuǎn)換器172

7.1.3D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)175

7.1.4集成D/A轉(zhuǎn)換器及其應(yīng)用176

7.2A/D轉(zhuǎn)換器177

7.2.1A/D轉(zhuǎn)換器的一般工作過程178

7.2.2并聯(lián)比較型A/D轉(zhuǎn)換器181

7.2.3逐次漸近型A/D轉(zhuǎn)換器183

7.2.4雙積分型A/D轉(zhuǎn)換器185

7.2.5A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)188

7.2.6集成A/D轉(zhuǎn)換器及其應(yīng)用188

小結(jié)193

思考與練習(xí)193

第8章脈沖波形的產(chǎn)生與變換196

8.1施密特觸發(fā)器196

8.1.1由門電路組成的施密特觸發(fā)器196

8.1.2集成施密特觸發(fā)器198

8.1.3施密特觸發(fā)器的應(yīng)用200

8.2單穩(wěn)態(tài)觸發(fā)器201

8.2.1由集成門電路組成的微分型單穩(wěn)態(tài)觸發(fā)器201

8.2.2集成單穩(wěn)態(tài)觸發(fā)器204

8.3多諧振蕩器208

8.3.1由門電路組成的多諧振蕩器208

8.3.2石英晶體多諧振蕩器213

8.4555定時(shí)器213

8.4.1555定時(shí)器概述213

8.4.2用555定時(shí)器組成的施密特觸發(fā)器214

8.4.3用555定時(shí)器組成的單穩(wěn)態(tài)觸發(fā)器215

8.4.4用555定時(shí)器組成的多諧振蕩器216

小結(jié)217

思考與練習(xí)218

第9章可編程邏輯器件222

9.1可編程邏輯器件的基本結(jié)構(gòu)222

9.2現(xiàn)場(chǎng)可編程邏輯陣列223

9.3可編程陣列邏輯226

9.3.1PAL的基本電路結(jié)構(gòu)226

9.3.2PAL的輸出電路結(jié)構(gòu)和反饋形式227

9.3.3PAL的應(yīng)用舉例229

9.4通用陣列邏輯235

9.4.1GAL的電路結(jié)構(gòu)235

9.4.2輸出邏輯宏單元237

9.4.3GAL的輸入特性和輸出特性240

9.5可擦除的可編程邏輯器件242

9.5.1EPLD的基本結(jié)構(gòu)和特點(diǎn)242

9.5.2EPLD的與或邏輯陣列242

9.5.3EPLD的輸出邏輯宏單元244

9.6現(xiàn)場(chǎng)可編程門陣列246

9.6.1FPGA的基本結(jié)構(gòu)246

9.6.2FPGA的IOB和CLB247

9.6.3FPGA的互連資源250

9.6.4編程數(shù)據(jù)的裝載252

9.7PLD的編程254

9.8在系統(tǒng)可編程邏輯器件255

9.8.1低密度ISP?PLD255

9.8.2高密度ISP?PLD257

9.8.3在系統(tǒng)可編程通用數(shù)字開關(guān)261

小結(jié)262

思考與練習(xí)263

第10章VHDL語言基礎(chǔ)266

10.1VHDL語言概述266

10.1.1硬件描述語言的誕生267

10.1.2硬件描述語言的種類267

10.1.3VHDL語言上機(jī)操作條件268

10.2VHDL程序的實(shí)體268

10.2.1實(shí)體的組成270

10.2.2類型說明（可選）271

10.2.3端口說明271

10.2.4實(shí)體說明部分273

10.3VHDL的程序結(jié)構(gòu)273

10.4VHDL的語言元素277

10.4.1VHDL的基本語句282

10.4.2屬性的描述與定義287

10.4.3VHDL的子程序290

小結(jié)291

第11章EWB軟件教程292

11.1EWB軟件簡(jiǎn)介292

11.2EWB的主窗口293

11.2.1工具欄294

11.2.2元器件庫(kù)和儀器庫(kù)295

11.2.3電路描述窗口297

11.2.4電路運(yùn)行控制開關(guān)297

11.3EWB的基本操作297

11.3.1調(diào)整元器件位置298

11.3.2連線操作298

11.4虛擬儀器的使用300

11.4.1數(shù)字萬用表300

11.4.2函數(shù)信號(hào)發(fā)生器301

11.4.3示波器301

11.4.4頻率特性（掃描儀）303

11.4.5字信號(hào)發(fā)生器304

11.4.6邏輯分析儀306

11.4.7邏輯轉(zhuǎn)換器306

小結(jié)310

參考文獻(xiàn)311^[2]